JOURNAL OF LIGHT INDUSTRY

CN 41-1437/TS  ISSN 2096-1553

USB 3.0设备中并行循环冗余校验的研究与实现

滕立伟 ,  李小花

downloadPDF
滕立伟, 李小花. USB 3.0设备中并行循环冗余校验的研究与实现[J]. 轻工学报, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
引用本文: 滕立伟, 李小花. USB 3.0设备中并行循环冗余校验的研究与实现[J]. 轻工学报, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
shu
TENG Li-wei and LI Xiao-hua. Research and implementation of the parallel CRC in USB 3.0 device[J]. Journal of Light Industry, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
Citation: TENG Li-wei and LI Xiao-hua. Research and implementation of the parallel CRC in USB 3.0 device[J]. Journal of Light Industry, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
shu

USB 3.0设备中并行循环冗余校验的研究与实现

  • 中国海洋大学 信息科学与工程学院, 山东 青岛 266100;

  • 昆明理工大学 信息工程与自动化学院, 云南 昆明 650500

  • 中图分类号: TN919

Research and implementation of the parallel CRC in USB 3.0 device

  • College of Information Science and Engineering, Ocean University of China, Qingdao 266100, China;

  • Faculty of Information Engineering and Automation, Kunming University of Science and Technology, Kunming 650500, China

  • Received Date: 2012-07-17
    Available Online: 2012-09-16

    CLC number: TN919

  • 摘要: 针对串行循环冗余校验(CRC)算法不适于高速传输且不易于硬件实现的问题,结合USB 3.0设备中CRC的特点,推导出一种并行CRC算法,并用Verilog硬件编程语言加以实现.仿真试验表明,并行CRC校验算法具有更高的数据吞吐率,能降低时钟频率,易于硬件实现.
    Abstract: Aiming at the problem that the serial CRC check algorithm is not suitable for high-speed transmission and not easy to hardware realization,a parallel CRC algorithm was deduced base on the characteristics of the CRC in the USB device,and was implemented with Verilog hardware programming language.The simulation results showed that parallel CRC algorithm has a higher data throughput rate and can reduce the clock frequency.It's easier to implement in hardware.
    1. [1]

      于工.信息与编码简明教程[M].北京:国防工业出版社,2007:67-80.

    2. [2]

      蒋安平.循环冗余校验码(CRC)的硬件并行实现[J].微电子学与计算机,2007,24(2):107.

    3. [3]

      常天海,胡鉴.基于FPGA的CRC并行算法研究与实现[J].微处理机,2010(2):45.

    4. [4]

      程超,程善美.Unfolding算法实现的高速并行CRC电路的VLSI设计[J].微电子学与计算机,2002(12):68.

    5. [5]

      Shukla S,Bergman N W.Signle bit error correction implementation in CRC-16 on FPGA[C]//Field Programmable Technology,Piscataway:The Institute of Electrical and Electronics Engineers,2004.

  • 加载中
WeChat 点击查看大图
计量
  • PDF下载量:  12
  • 文章访问数:  784
  • 引证文献数: 0
文章相关
  • 收稿日期:  2012-07-17
  • 刊出日期:  2012-09-16
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索
滕立伟, 李小花. USB 3.0设备中并行循环冗余校验的研究与实现[J]. 轻工学报, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
引用本文: 滕立伟, 李小花. USB 3.0设备中并行循环冗余校验的研究与实现[J]. 轻工学报, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
shu
TENG Li-wei and LI Xiao-hua. Research and implementation of the parallel CRC in USB 3.0 device[J]. Journal of Light Industry, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
Citation: TENG Li-wei and LI Xiao-hua. Research and implementation of the parallel CRC in USB 3.0 device[J]. Journal of Light Industry, 2012, 27(6): 65-68,72. doi: 10.3969/j.issn.2095-476X.2012.06.018
shu

USB 3.0设备中并行循环冗余校验的研究与实现

  • 中国海洋大学 信息科学与工程学院, 山东 青岛 266100;
  • 昆明理工大学 信息工程与自动化学院, 云南 昆明 650500
  • 收稿日期: 2012-07-17
  • 网络出版日期: 2012-09-16

摘要: 针对串行循环冗余校验(CRC)算法不适于高速传输且不易于硬件实现的问题,结合USB 3.0设备中CRC的特点,推导出一种并行CRC算法,并用Verilog硬件编程语言加以实现.仿真试验表明,并行CRC校验算法具有更高的数据吞吐率,能降低时钟频率,易于硬件实现.

English Abstract

参考文献 (5)

目录

/

返回文章

网站版权 © 轻工学报编辑部

地址：河南省郑州市科学大道136号邮编：450001

本系统由北京仁和汇智信息技术有限公司开发 技术支持： info@rhhz.net